荣格之道：整合之路
作者罗森，在大学首次读老子和荣格时，便产生了二者"很接近的感觉"。此书，是其随后三十年求证的结果。此书动笔前，为了印证自己的领悟，作者特意去拜访两位荣格分析家，也是荣格的长期同事。罗森认为，从某种程度上说，"他们比大部分活着的荣格学者都更了解荣格及其心理学"。作者分别问他们，"荣格是道家么？" 冯•弗兰兹（Marie douis von Franz）这样回答："是的，荣格崇尚道家，并且对道家哲学的生活方式身体力行。"对此梅尔也表示赞同，他说："是的，荣格是一位道家。现在，人们并没有认识到荣格的对立统一性心理学从其本质上说与道家思想是一致的。人们想把荣格变成他本来并不是那样的人。他扎根于自然对其对立与统一之中。然而，对于道家，他是如此的虔诚，如此的神往，荣格作为道家是再清楚不过了。"
Reborn Lee
李锐博恩 CSDN认证博客专家 CSDN认证企业博客
956 原创 1929 周排名 1499 总排名 646万+ 以东方智慧参交“易”之道 访问 等级
- Verilog初级教程（5）Verilog中的多维数组和存储器
- 【逻辑电路】for循环的等价展开电路
- 【静态时序分析】如何寻找时序分析的起点与终点
- 【Vivado工具使用技巧】如何快速查看一个工程的器件型号
FPGA之道精选
关注
作者: 李锐博恩
FPGA之道（84）功能仿真之Verilog Test Fixture
文章目录前言Verilog Test Fixture“Hello world”之Verilog Test Fixture待仿真设计仿真示例示例详解仿真结果继承描述语法时间相关语法系统时间单位及精度设定延时等待语法有限等待语句无限等待语句变换等待语句边沿等待语句条件等待语句赋值等待语句阻塞赋值等待语句非阻塞赋值等待语句时钟激励语法占空比50%时钟产生方法高、低电平参数时钟产生法占空比、周期参数时钟产.
FPGA之道（83）功能仿真之仿真语法（Graphic Waveform ）
文章目录前言仿真语法Graphic Waveform数字波形简介从实际到仿真实际系统检测软件仿真模拟“Hello world”之Graphic Waveform待仿真设计一些绘制波形的操作添加端口创建时钟信号钳制与释放信号电平翻转生成随机序列总线设置一些观察波形的操作波形缩放总线观察添加时标边沿寻找波形仿真结果分析及重要注意事项一、如果判断仿真结果对与错？二、仿真0时刻的意义。三、“边沿对边沿”的.
有 RAM（随机存储器可读可写）ROM（只读存储器：存储内容是固定不变的，只能读出不能写入的半导体存储器。）CAM（内容可寻址存储器）、DRAM（动态随机存储器）、SRAM（静态随机存储器）、FLASH（闪存）、FIFO（先入先出缓存器 ）
关于LPDDR有：DDR=Double Data Rate 双倍速率同步动态随机存储器 。严格的说DDR应该叫DDR SDRAM，这种改进型的RAM和SDRAM是基本一样的，不同之处在于它可以在一个时钟读写两次数据，这样就使得数据传输速度加倍了。这是目前电脑中用得最多的内存，而且它有着成本优势，事实上击败了Intel的另外一种内存标准－Rambus DRAM。在很多高端的显卡上，也配备了高速DDR RAM来提高带宽，这可以大幅度提高3D加速卡的像素渲染能力。
关于SRAM有：
SRAM是Static Random Access Memory的缩写，中文含义为 静态随机访问存储器 ，它是一种类型的半导体存储器。“静态”是指只要不掉电，存储在SRAM中的数据就不会丢失。这一点与动态RAM（DRAM）不同，DRAM需要进行周期性的刷新操作。 然后，我们不应将SRAM与只读存储器（ROM）和Flash Memory相混淆，因为SRAM是一种易失性存储器，它只有在电源保持连续供应的情况下才能够保持数据。“随机访问”是指存储器的内容可以以任何顺序访问，而不管前一次访问的是哪一个位置。
SRAM不应该与SDRAM相混淆，SDRAM代表的是同步 DRAM （Synchronous DRAM ），这与SRAM是完全不同的。SRAM也不应该与PSRAM相混淆，PSRAM是一种伪装成SRAM的 DRAM 。
Static RAM（ SRAM ），指的是一种具有静止时存取功能，在不需要刷新电路的情况下依然可以保持内部存储数据的存储芯片。
一般来说有两个主要的规格：
1. 一种是放置于单片机CPU与主存储之间的高速缓存，有两种规格，一种是会固定在电路主板上的高速缓存，另一种是插入电路卡槽的COAST扩充用的高速缓存。
2. 第二种是内置于CMOS芯片146818的电路中，内部有128字节小容量的 SRAM 存储芯片，用于存储我们设置的配置数据，也有用于加速单片机CPU内部数据的传递，从80486CPU开始，基本上CPU内部会将SRAM设计进去作为高速缓存，SRAM存储芯片在读取数据上速度比较快，不需要刷新电路，目前在市场上，价格相对其他的DRAM还是高了点，主要用于高要求的行业中的应用，
基本特点
1.速度相对快，不需要刷新电路，可以提高整体工作效率。
2. SRAM 集成度低，功耗高，相同的容量的情况下比DRAM等存储芯片体积大，
SRAM存储的应用
1.CPU与主存之间的高速缓存。
2.CPU内部的L1／L2或外部的L2高速缓存。
3.CPU外部扩充用的COAST高速缓存。
4.CMOS 146818芯片。
具有更多新功能的网络系统
并随着IPv6和VRF的快速普及，对更宽、更深、更快和更高效系统的需求变得更为迫切。系统设计者必须能以最低的成本来满足网络系统的所有度量标准。这时，之前的同步SRAM已经难以满足需求了。所以这些功能需要借助DDR或QDR SRAM等速度更快、带宽更高的SRAM存储芯片来实现。
QDR 与 DDR SRAM
在由瑞萨、、赛普拉斯IDT、NEC和三星公司组成的QDR协会的合作下开发出了QDR SRAM 存储芯片，目的通过把SRAM存储芯片性能提升为原先的4倍用于满足那些不仅需要标准ZBT或NoBL SRAM的低延迟和满周期利用率，并还需要极大幅度提高工作频率的系统对带宽的要求。QDR SRAM存储芯片具有单独的读和写端口，设计里在每个数据引脚上以双倍数据速率各自独立地工作，因此能在一个时钟周期中传输4个数据字，因此4倍数据速率而得名。设计上采用分离的读/写端口从根本尚消除了SRAM与存储控制器之间对总线争用的冲突，这就是传统的公用I/O器件的问题所在。因此QDRII SRAM被称呼为回波时钟的源同步时钟，它们与数据输出由同一道生成。QDR SRAM采用了HSTL I/O标准，从而实现高速缓存操作。
QDR SRAM 主要的应用在于面向那些需要在读和写操作之间进行转换，而DDR SRAM 主主要的应用在于面向需要进行数据流式处理 ，此时，读和写操作之间的近期平衡为百分百的读操作或百分百的写操作。但在这种情况下，有一根QDR SRAM总线在百分之五十的时间里没被使用过。同时其它总线也是可能具有不平衡的近期读/写比例。这是督促人们对DDR公用I/O SRAM存储芯片开发的主要因素，在这种器件中，输入和输出数据端共同使用同一根总线。在从读操作向写操作转换的过程中，需要总线转向周期，并使得可用带宽减少。因此，对于某些系统来说，这必然产生了比QDR架构的平均总线利用率更优，控制信号几乎极少，而且又与QDR器件控制信号有些不同的地方。
FPGA之道1.PDF
目录 FPGA 之道 1 一、 与我同行篇 13 1.1、 个人简介 13 1.2、 “道”的含义 13 1.3、 写作目的 13 1.3.1、 技术人生，有总结才有提高 13 1.3.2、 从入门到精通，带你走上FPGA 之路 14 1.3.3、 以东方智慧参交“易”之道 即是教材，也是参考 14 1.3.4、 一起出生吧！ 15 1.4、 内容综述 15 1.5、 默认共识 17 1.6、 3??2??1??我们开始 17 二、 共同语言篇 19 2.1、 什么是FPGA？ 19 2.1.1、 名词解释 19 2.1.2、 发展简史 19 2.1.3、 应用方向 20 2.以东方智慧参交“易”之道 2、 模拟与数字 22 2.2.1、 模拟的与数字的 22 2.2.2、 模拟信号与数字信号 23 2.2.2.1、模拟信号的概念 24 2.2.2.2、数字信号的概念 24 2.2.2.3、模拟信号转换为数字信号 25 2.2.3、 模拟电路与数字电路 27 2.2.3.1、电信号的本质 27 2.2.3.2、模拟电路简介 27 2.2.3.3、数字电路简介 28 2.2.4、 模拟信号处理电路系统与数字信号处理电路系统 30 2.2.4.1、模拟信号处理电路系统 30 2.2.4.2、数字信号处理电路系统 30 2.2.4.3、模拟系统与数字系统的优缺点比较 31 2.2.4.4、模拟系统与数字系统之间的接口 31 2.2.4.5、数字系统之间的接口 33 2.3、 数字逻辑电路基础知识 36 2.3.1、 数与数制简介 36 2.3.1.1、常见数制简介 36 2.3.1.2、数制间的转换 38 2.3.1.3、二进制编码简介 43 2.3.2、 数字逻辑的基本运算 45 2.3.2.1、集合与数字逻辑 45 2.3.2.2、数字逻辑的基本运算 46 2.3.2.3、真值表 47 2.3.2.4、数字逻辑运算的基本公式与规律 48 2.3.2.5、数字逻辑运算中的三个规则 49 2.3.3、 数字逻辑的化简 50 2.3.3.1、公式化简法 50 2.3.3.2、卡诺图化简法 51 2.3.3.3、系统化简法 60 2.3.4、 数字逻辑功能单元 63 2.3.4.1、基本逻辑功能单元简介 63 2.3.4.2、小规模集成组合逻辑单元简介 69 2.3.4.3、时序逻辑基本单元简介 82 2.3.5、 数字逻辑的载体 101 2.3.5.1、半导体器件简介 101 2.3.5.2、CMOS 门电路举例107 2.4、 硬件描述语言 111 2.4.1、 图形化设计方法简介 111 2.4.2、 从图形化设计到HDL 112 2.4.3、 HDL 简史113 2.4.3.1、VHDL 简史 113 2.4.3.2、Verilog HDL 简史 114 2.4.4、 软件编程思路与FPGA 编程思路的变革 114 2.4.4.1. 名称对比分析 115 2.4.4.2. 抽象层级对比 116 2.4.4.3. 编译原理对比 116 2.4.4.4. 执行方式对比 117 2.5、 硬件扩展 119 2.5.1、 电源转换芯片系列 119 2.5.2、 数模转换芯片系列 以东方智慧参交“易”之道 120 2.5.3、 数据存储芯片系列 120 2.5.4、 微处理器芯片系列 122 2.6、 最自由的开发者 122 三、 知己知彼篇 123 3.1、 可编程逻辑器件的原理架构